Familia logica de acopilacion de emisor (ECL)

FAMILIA ECL

La familia ECL, lo que quiere decir Lógica Acoplada en Emisor (emmiter-coupled logic) son unos circuitos integrados digitales los cuales usan transistores bipolares, pero a diferencia de los TTL en los ECL se evita la saturación de los transistores, esto da lugar a un incremento en la velocidad total de conmutación. La familia ECL opera bajo el principio de la conmutación de corriente, por el cual una corriente de polarización fija menor que la corriente del colector de saturación es conmutada del colector de un transistor al otro. Este tipo de configuraciones se les conoce también como la lógica de modo de corriente (CML; current-mode logic).

El circuito básico para los ECL es principalmente la configuración de amplificador diferencial. El funcionamiento de este amplificador es muy simple, se tiene una corriente fija IE que es producida por la fuenet VEE, esta corriente que pasa a través de la resistencia de 1k permanece alrededor de 3 mA durante la operación normal de la compuerta. Ahora bien, depende del nivel de voltaje en la base de los transistores de entrada para definir que transistor debe conducir, esto significa que la corriente cambiará entre el colector de Q1 y Q2 y el de Q3. Los niveles lógicos para la familia ECL son los siguientes:

0 lógico -1.7 V

1 lógico -0.8 V

CARACTERÍSTICAS DE LA ECL

La familia TTL utiliza transistores que operan en el modo saturado. Como resultado, su velocidad de conmutación esta limitada por el retardo en el tiempo de almacenamiento asociado con un transistor que se conduce a saturación. En cambio con el desarrollo de la ECL sa ha logrado mejorar las velocidades de conmutación. La familia ECL no se usa tan comunmente como las familias TTL y MOS, excepto en aplicaciones de muy alta frecuencia donde su velocidad es superior. Sus márgenes de ruido son relativamente bajos y tiene un elevado consumo de potencia son desventajas en comparación con las otras familias lógicas

En la familia ECL los transistores nunca se saturan, esto hace que la velocidad de conmutación sea muy alta, el tiempo común de retardo es de 2ns. Los márgenes de ruido en el peor de los casos son de 250 mV. Esto hace a los ECL un poco inseguros para utilizarse en medios industriales de mucho trabajo.

También tenemos que tomar en cuenta la disipación de potencia de una compuerta ECL que es de 40 mW, muy alta en comparación a las otras familias. Otra desventaja es su voltaje de alimentación negativo y niveles lógicos, que no son compatibles con las demás familias y esto dificulta el uso de las ECL en conjunción con los circuitos TTL y MOS.

El flujo de corriente total en el circuito ECL permanece constante, no importa su estado lógico esto ayuda a mantener un consumo de corriente invariables en el suministro de potencia del circuito.

A continuación se muestra una tabla donde se compara la familia ECL con la TTL:

Familia Lógica tPD (ns) PD(mW) Margen de Ruido (mV) Frecuencia Máx (Mhz)

74 9 10 400 35

74AS 1.7 8 300 200

74ALS 4 1.2 400 70

74S 3 20 300 125

74LS 9.5 2 300 45

ECL 1 40 250 600

Velocidad
La velocidad es típicamente el primer parámetro considerado por un diseñador y cuando a los ingenieros de diseño se les pregunta que características de una familia lógica a ellos les gustaría mejorar, usualmente ellos desean más velocidad. Pero el aumento de la velocidad frecuentemente trae consigo muchos potenciales problemas tales como: aumento del ruido generado, mayor consumo de potencia, un crecido costo de sistemas y componentes, complicados diagramas de placas, etc. Usualmente se requiere una evaluación de los otros parámetros de una familia antes de tomar una decisión final.

En la Tabla previa, la velocidad por familias es comparada mediante tres parámetros usando valores típicos: retardo de la propagación a traves de una única compuerta OR, frecuencia de transición flip-flop, y tiempo de conmutación de salida. Los valores típicos pueden conducir a error en tanto son especificados, a menudo, de acuerdo a distintos criterios del fabricante pero, usualmente están cerca de un promedio de valores máximos y mínimos. Para una evaluación final del desempeño de un componente particular, se deben examinar los valores máximos y mínimos provistos en la mayoría de las hojas de datos de los fabricantes. Además, la taza de conmutación (borde) es altamente dependiente de la carga y, de nuevo, es necesario comparar los valores de las hojas de datos.

Consumo de Potencia
La cantidad de potencia que consume una aplicación (y el subsecuente calor generado) es frecuentemente de gran importancia. Una de las mayores diferencias entre las tres familias, el parámetro de potencia también puede limitar las opciones de los diseñadores.

TTL consume una cantidad moderada de potencia y es casi constante sobre frecuencias de operación de hasta 10MHz; por encima de 10MHz comienza a crecer rápidamente. Aunque sólo unos pocos miliWatts se consumen en cada elemento, un sistema completo puede utilizar una cantidad sustancial de potencia.

Por otra parte el consumo de potencia en un CMOS es altamente dependiente de la frecuencia. En el modo estacionario (quiescent mode, frecuencia cero), casi no se consume potencia, midiendose en microWatts por elemento. Sin embargo, el consumo crece casi linealmente con la frecuencia de modo tal que a la máxima frecuencia de operación puede ser de varios miliWatts por elemento. La gran ventaja de reducción de potencia de los CMOS, deriva del hecho de que, en muchas aplicaciones, el porcentaje de elementos operando a altas frecuencias en un instante dado es pequeño; consecuentemente, el promedio total de potencia consumido por el sistema disminuye grandemente.

Dado que el consumo de potencia es proporcional al cuadrado del voltaje de alimentación, la sola reducción del voltaje de operación tendrá los efectos deseables. Desafortunadamente, también cae la velocidad. Al diseñar la familia LCX específicamente para una pequeña fuente de voltaje fue posible mantener un elevado desempeño. La familia LCX ha sido diseñada también para interconectarse con elmentos de 5 Volts, siendo tolerante a las diferencias en los niveles de entrada / salida. Debido a su diseño inherente, ECL es el mayor consumidor de potencia a frecuencias de unos 50MHz; sin embargo, a frecuencias superiores, el consumo de potencia de los TTL y CMOS puede exceder al de ECL. La cantidad de potencia usada por ECL es casi constante sobre el rango completo completo de frecuencias de operación. Los diseñadores de sistemas grandes y de alto desempeño puede que deban emplear algún sistema de enfriamiento más complejo y técnicas de distribución de potencia.

Fuente de Voltaje
La fuente de alimentación requerida para TTL y ECL está restringida a valores fijos; para que el elmento se mantenga dentro de sus especificaciones, sólo se permite una pequeña variación de voltaje. Dado que estas familias consumen cantidades importantes de potencia, hay un gran flujo de corriente a través de las líneas de potencia. Para evitar fluctuaciones de voltaje inaceptables, es necesario considerar distintas medidas preventivas tales como la verificación remota por el regulador de la fuente, separación de los cables y filtros de potencia, y la utilización de tarjetas de computador multi capas con planos de tierra y alimentación separados. Típicamente se requiere un condensador de alta velocidad cerca de cada elemento lógico; este condensador mantiene el voltaje correcto del elemento durante la conmutación de corrientes grandes.

Una ventaja importante de CMOS es el amplio rango de voltajes de alimentación sobre los cuales se especifica la operación. Al permitir a un sistema operar a voltajes tan bajos como 2V, no sólo se disminuye el consumo de potencia, sino que también se reduce la generación de ruido debido a la conmutación rápida de las señales. Debe notarse sin embargo que las velocidades de operación caen rápidamente al reducir el voltaje. Como se ha mencionado antes, esta fue una razón importante para el desarrollo de la familia LCX.

Impulso de Salida
Una característica importante de una elmento lógico es su capacidad de excitar cargas relativamente grandes sin una digradación significativa de la velocidad. Las viejas familias TTL, y especialmente CMOS, tenían sólo una capacidad limitada (por debajo de los 10 mA). Todas las versiones recientes de familias lógicas tienen capacidad de salida significativamente mejorada y varias, (FACT, LCX y todas las ECL) son capaces de alimentar líneas de transmisión de 50 ohm directamente. Además, debido a la capacidad simétrica de drenaje / fuente de FACT y LCX, sus tiempos de subida y bajada son casi iguales, resultando en tiempos de retardo balanceados.

Tolerancia a 5V en entrada / salida
Debido al número limitado de funciones disponible en las nuevas familias CMOS de bajo voltaje, un diseñador podría tener que mezclar elementos de 3Volts y 5Volts, cada cual operando desde barras de 3 y 5 Volts respectivamente. Salvo que el elemento de 3Volts haya sido especificamente diseñado con la protección adecuada para tolerar 5Volts en su entrada o salida, podría no sobrevivir.